![]() |
名称 | Verilog HDL数字设计与建模 |
| 索引号 | TP312VH/20113 | |
| 分类号 | TP312VH TP312(程序语言、算法语言) TP31(计算机软件) TP3(计算技术、计算机技术) TP(自动化技术计算技术技术) T(工业技术) |
|
| 作者 | 卡瓦纳、陈亦欧、李林、黄乐天、 | |
| 出版社 | 北京 : 电子工业出版社, 2011 | |
| ISBN | 978-7-121-14093-8 | |
| 页数 | 15, 579页 : 图 ; 26cm | |
| 价格 | CNY69.00 | |
| 标签 | veriloghdl、已购买、 | |
| 简介 | ||
| 注解 | 本书中文简体版专有出版权由Taylor & Francis Group,LLC授权电子工业出版社。 责任者规范汉译姓: 卡瓦纳 利用 Verilog 进行数字系统设计与仿真是电子系统工程师必备的技能之一,这本书最突出的特色就是对数字电路系统的工程仿真和设计技术进行了深入的讨论。本书的内容涵盖了电路建模、基本语法与电路、典型数学运算、复杂的编码/解码/纠错电路、各类时序状态机和完整的流水线 RISC 处理器的设计等。 书中给出的所有工程设计实例均为可独立运行及验证的实用电路模块,并给出了所有例子的完整Verilog 源代码、testbench、仿真结果和仿真波形。 附录中还给出了部分课后习题的参考答案。 | |
书籍简介
利用 Verilog 进行数字系统设计与仿真是电子系统工程师必备的技能
之一,这本书最突出的特色就是对数字电路系统的工程仿真和设计技术进行
了深入的讨论。由Joseph Cavanagh编著的《Verliog HDL数字设计与建模》
内容涵盖了电路建模、基本语法与电路、典型数学运算、复杂的编码/解码/
纠错电路、各类时序状态机和完整的流水线 RISC 处理器的设计等。 书中
给出的所有工程设计实例均为可独立运行及验证的实用电路模块,并给出了
所有例子的完整Verilog 源代码、testbench、仿真结果和仿真波形。 附录
中还给出了部分课后习题的参考答案。
《Verliog HDL数字设计与建模》可作为电子信息类和计算机科学等专
业的高年级本科生与研究生的教材,对于初步接触过数字逻辑设计的相关领
域的工程师也是一本很有价值的参考书。











粤公网安备 44030602003680号