大拱桥--暨南大学学生门户 » 图书馆 » 程序语言、算法语言 » Verilog digital system design : Register transfer level synthesis, testbench, and verification = Verilog数字系统设计 ： RTL综合┷测试平台与验证
名称 Verilog digital system design : Register transfer level synthesis, testbench, and verification = Verilog数字系统设计 ： RTL综合┷测试平台与验证
索引号 TP312VE/E20081.2
分类号 TP312VE
TP312(程序语言、算法语言)
TP31(计算机软件)
TP3(计算技术、计算机技术)
TP(自动化技术计算技术技术)
T(工业技术)
作者 Navabi、 Zainalabedin.、
出版社 Beijing : Publishing House of Electronics Industry, 2007.
ISBN
页数 17, 316 p. : ill. ; 24 cm. + 1 CD-ROM (4 3/4 in.)
价格
标签
简介
注解