王志英，男，1956年8月生，汉族，山西沁县人，1988年在国防科学技术大学计算机系获博士学位。现任国防科学技术大学计算机学院教授、博士生导师，国家精品课程“计算机体系结构”负责人。1992年成为国家级突出贡献中青年专家并享受政府特殊津贴，全国高等院校优秀骨干教师，人事部百千万跨世纪优秀人才库一二层次人选，中国计算机学会开放系统专委会副主任委员、中国计算机学会教育专业委员会副主任委员、全国计算机教育研究会副理事长、湖南省计算机学会理事长、教育部高等学校计算机科学与技术专业教学指导分委员会副主任、IEEE会员。主要研究方向为计算机系统结构和微处理器设计等。20多年来作为项目负责人参加的各类项目包括国家自然科学基金、国家973重大基础研究、国家863高技术研究、型号工程和对外合作等共计20多项。已获国家科技进步二等奖1项，国家教学成果一等奖1项，国家教学成果二等奖1项，部委级教学成果一等奖2项，部委级科技进步一等奖2项、二等奖6项、三等奖6项，部委级自然科学三等奖1项，获国家发明专利15项，出版专著和教材8部，其中《计算机体系结构》获2002年全国普通高等学校优秀教材二等奖。
肖侬，1996年在国防科学技术大学计算机系获工学博士学位。现任国防科学技术大学计算机学院教授、博导，长期从事计算机体系结构和计算机应用等专业的研究和教学工作，国家精品课程“嵌入式系统”负责人、“计算机体系结构”主讲人之一。IEEE会员，中国计算机学会高级会员，“十五”、“十一五”、“十二五”科技部高性能计算与网络计算重大项目专家组成员。研究方向包括计算机体系结构、网格计算、海量信息处理和并行计算等，作为项目负责人承担国家杰出青年基金、国家自然科学基金、国家自然科学基金重点项目、国家863高技术研究计划项目、国家973重大基础研究计划项目、教育部新世纪人才支持计划等项目20余项。发表学术论文90余篇，合著学术著作1部。获国家科技进步二等奖1项，部委级科技进步一等奖1项、2等奖3项。
沈立，2003年在国防科学技术大学计算机学院获工学博士学位。现任国防科学技术大学计算机学院副教授，硕士生导师，长期从事计算机体系结构专业的研究和教学工作，国家精品课程“计算机体系结构”和“计算机原理”主讲人之一。中国计算机学会会员，主要研究方向包括高性能微处理器体系结构、先进编译技术、虚拟化技术等，作为项目负责人和主要完成人参加国家自然科学基金、国家863高技术研究计划、国家973重大基础研究计划等项目10余项。近5年发表学术论文30余篇，获授权专利5项，参与编著普通高等教育“十一五”国家级规划教材4部。获部委级科技进步二等奖1项、三等奖1项。

《计算机体系结构实验》主要内容简介：考虑到完成实验的工作量，我们选择32位dlx结构的处理器作为实验对象，因为dlx指令系统具有规整、简洁等优点，且具有开源的模拟器和编译器等软件工具供大家使用。除了包含流水线、指令级并行、cache等经典实验内容外，《计算机体系结构实验》还特别面向指令集的设计与优化专门设计了实验。根据实验难度和工作量的不同，《计算机体系结构实验》中列出的实验可分为两个层次：
一是，与计算机体系结构课程中处理器性能评价、指令系统、流水线等方面的教学内容相对应。具体实验内容包括确定dlx处理器的指令系统和指令编码方案，设计实现一个单流出的5级32位dlx整数流水线，并在fpga平台上仿真。该流水线中没有cache模块，可以包含数据定向模块。同时，根据dlx指令系统修改开源的gcc编译器，使之能够生成可用的二进制测试代码。
二是，向在基础实验中实现的5级dlx整数流水线中增加一些高级功能模块，并在fpga平台上仿真。这里的高级功能模块包括计算机体系结构课程中介绍的开发指令级并行和数据级并行的硬件机制、cache等，如dlx浮点流水线、记分牌算法、vliw技术、分支目标缓冲器、simd指令扩展等，它们都是提高流水线性能的经典技术。

第1章 处理器设计流程 1.1 设计定制 1.2 行为设计 1.3 物理设计 1.4 硅片出品 1.5 验证 1.6 实验内容安排与组织 1.7 实验1: FastDLX模拟器的使用 1.7.1 简要说明 1.7.2 实验目的 1.7.3 实验工具和平台 1.7.4 实验步骤第2章 指令系统 2.1 CISC和RISC 2.2 DLX指令系统 2.2.1 DLX的寄存器 2.2.2 DLX的数据表示 2.2.3 DLX的数据寻址方式 2.2.4 DLX的指令格式 2.2.5 DLX的操作 2.2.6 DLX的控制指令 2.2.7 DLX的浮点操作 2.3 指令系统的改进和发展 2.4 实验2: DLX指令编码的优化 2.4.1 简要说明 2.4.2 实验目的 2.4.3 实验工具和平台 2.4.4 实验步骤 2.5 实验3: DLX汇编器的设计与实现 2.5.1 简要说明 2.5.2 实验目的 2.5.3 实验工具和平台 2.5.4 实验步骤 2.6 实验4: 面向特定应用的指令扩展 2.6.1 简要说明 2.6.2 实验目的 2.6.3 实验工具和平台 2.6.4 实验步骤第3章 逻辑设计 3.1 硬件描述语言 3.2 电子设计自动化 3.3 实验5: ModelSim的使用 3.3.1 简要说明 3.3.2 实验目的 3.3.3 实验工具和平台 3.3.4 实验步骤 3.4 实验6: 寄存器文件的设计与实现 3.4.1 简要说明 3.4.2 实验目的 3.4.3 实验工具和平台 3.4.4 实验步骤 3.5 实验7: 存储器模块设计与实现 3.5.1 简要说明 3.5.2 实验目的 3.5.3 实验工具和平台 3.5.4 实验步骤第4章 流水线设计 4.1 DLX整数指令 4.2 DLX流水线 4.2.1 流水寄存器 4.2.2 取指段 4.2.3 译码段 4.2.4 执行段 4.2.5 访存段 4.2.6 写回段 4.2.7 多路选择器 4.3 改进DLX流水线的性能 4.3.1 减少分支开销 4.3.2 数据定向 4.4 实验8: DLX整数流水线的设计与实现 4.4.1 简要说明 4.4.2 实验目的 4.4.3 实验工具和平台 4.4.4 实验步骤 4.5 实验9: 数据定向逻辑的设计与实现 4.5.1 简要说明 4.5.2 实验目的 4.5.3 实验工具和平台 4.5.4 实验步骤第5章 高级DLX流水线设计实验 5.1 实验10: DLX浮点流水线 5.1.1 简要说明 5.1.2 实验目的 5.1.3 实验工具和平台 5.1.4 实验步骤 5.2 实验11: 支持动态指令调度的记分牌算法 5.2.1 简要说明 5.2.2 实验目的 5.2.3 实验工具和平台 5.2.4 实验步骤 5.3 实验12: 超长指令字技术 5.3.1 简要说明 5.3.2 实验目的 5.3.3 实验工具和平台 5.3.4 实验步骤 5.4 实验13: 分支预测目标缓冲(BTB) 5.4.1 简要说明 5.4.2 实验目的 5.4.3 实验工具和平台 5.4.4 实验步骤 5.5 实验14: SIMD指令扩展 5.5.1 简要说明 5.5.2 实验目的 5.5.3 实验工具和平台 5.5.4 实验步骤 5.6 实验15: cache设计与实现 5.6.1 简要说明 5.6.2 实验目的 5.6.3 实验工具和平台 5.6.4 实验步骤第6章 FPGA相关工具 6.1 设计准备 6.1.1 基本流程 6.1.2 ISE的启动和配置 6.2 基于HDL语言设计输入 6.2.1 创建新工程 6.2.2 完成HDL编写 6.2.3 ISE向导生成模块 6.3 设计仿真 6.3.1 添加测试激励 6.3.2 仿真类型选择 6.3.3 编译Xilinx仿真库 6.4 系统生成及仿真 6.4.1 时序约束 6.4.2 I/O配置 6.4.3 配置文件生成及后仿真 6.5 配置下载参考文献