大拱桥--暨南大学学生门户 » 图书馆 » 程序语言、算法语言 » Verilog HDL数字系统设计
名称 Verilog HDL数字系统设计
索引号 TP312/201210
分类号 TP312
TP312(程序语言、算法语言)
TP31(计算机软件)
TP3(计算技术、计算机技术)
TP(自动化技术计算技术技术)
T(工业技术)
作者 王建民、田晓华、江晓林、
出版社 哈尔滨 : 哈尔滨工业大学出版社, 2011
ISBN 978-7-5603-3169-0
页数 356页 : 图 ; 26cm
价格 CNY44.00
标签
简介
注解 高等学校“十二五”规划教材 有书目 本书分为11章，内容包括：数字系统设计概述、组合逻辑电路设计回顾、时序逻辑设计回顾、Verilog硬件描述语言等。
书籍简介

《Verilog HDL数字系统设计》由王建民、田晓华、江晓林编著，通过
大量完整的实例介绍基于Verilog HDL进行数字系统设计的基本原理、概念
和方法。全书重点关注基于HDL的寄存器传输级(Register Transfer Level
，RTL)数字系统设计，主要内容包括数字电路基础回顾、组合逻辑电路设计
、规则时序逻辑电路、有限状态机以及FSMD的设计。本书所有代码兼容
Verilog HDL IEEE1364—2001标准。
尽管本书简单地回顾了数字电路的基本知识，但是如果读者能够掌握数
字电路的基本原理和设计方法对于阅读本书将是十分有意义的。本书适合高
年级的本科生、研究生以及从事数字电路设计的工程人员使用。