![]() |
名称 | 数字逻辑基础与Verilog硬件描述语言 |
| 索引号 | TP302.2/20131 | |
| 分类号 | TP302.2 TP302.2(逻辑设计) TP302(设计与性能分析) TP30(一般性问题) TP3(计算技术、计算机技术) TP(自动化技术计算技术技术) T(工业技术) |
|
| 作者 | 贾熹滨、王秀娟、魏坚华、 | |
| 出版社 | 北京 : 清华大学出版社, 2012 | |
| ISBN | 978-7-302-29097-1 | |
| 页数 | 289页 : 图 ; 26cm | |
| 价格 | CNY31.00 | |
| 标签 | ||
| 简介 | ||
| 注解 | 本书共8章,第1-3章介绍数字逻辑的理论基础,包括数制、码制、逻辑代数基础以及硬件描述语言基础等;第4章介绍组合电路的分析方法、常用逻辑功能电路的Verilog HDL建模方法以及典型功能模块的应用;第5-8章在分析锁存器/触发器工作原理和逻辑特性的基础上,介绍同步时序电路的分析方法,分别讨论典型和一般同步时序电路的Verilog HDL建模方法,并介绍了典型同步时序模块的应用方法。 有书目 | |
书籍简介
《高等院校信息技术规划教材:数字逻辑基础与Verilog硬件描述语言》主要介绍了数字逻辑的理论基础、组合电路的分析方法、常用逻辑功能电路的Verilog HDL建模方法以及同步时序电路的分析方法等内容,可作为计算机、物联网、自动控制、电子信息等专业的本科生教材,也可作为数字系统设计相关技术人员学习Verilog HDL建模方法的参考书。











粤公网安备 44030602003680号